#### **INACTIVATION OF PRION**

Patent number:

JP11049611

**Publication date:** 

1999-02-23

Inventor:

KAJIWARA TSUNEO; MATSUO TAKAHITO

Applicant:

NIPPON SEIYAKU KK

Classification:

international:

A01N43/20

- european:

Application number: JP19970273639 19970919

Priority number(s):

### Abstract of JP11049611

PROBLEM TO BE SOLVED: To inactivate a prion or attenuate the infectivity thereof by treating, e.g. a protein having physiological activities, characteristics, etc., or a substance containing the protein or the prion contained in, e.g. a protein for a food material with a liquid specific alkenyl oxide.

SOLUTION: A protein, containing a prion as a substance which is an object of treatment mixed therein or having the possibility thereof or a substance containing the protein (e.g. a hormone) is used and treated with a solutionlike 2-4C alkenyl oxide (preferably ethylene oxide) dissolved in a solvent (e.g. water or solvent containing a lower alcohol or another hydrophilic organic solvent in an amount of <=10 wt.% in water) at -10 to +60 deg.C for 0.5-168 hr, preferably at 15-30 deg.C for 24-96 hr to inactivate the prion or attenuate the infectivity thereof. Furthermore, the physiolotical activities, characteristics, physical properties, etc., of the protein are retained. The concentration of the alkenyl oxide in the substance which is the object of treatment is preferably >=0.05 vol./vol.%, preferably 0.7-1.5 vol./vol.%.

#### ⑩日本国特許庁(JP)

⑩特許出願公開

## @ 公 開 特 許 公 報 (A) 平1-149611

@Int\_Cl\_1

識別記号

庁内整理番号

母公開 平成1年(1989)6月12日

H 03 H 17/08

6903-5J

審査請求 未請求 発明の数 1 (全5頁)

#### **9発明の名称** 連続可変遅延装置

②特 顋 昭62-309064

②出 顧 昭62(1987)12月7日

の発 明 者 塩 月 八 重 三 の出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

明 細:1

1、発明の名称

**連続可变選延装置** 

2、特許請求の範囲

音楽、音声などのアナログ信号入力手段と、入 力されたアナログ信号を1 ピットの適応型デルタ 変調ディジタル信号に変換するアナログ、ディジ タル変調器と、変換されたディジタル信号を一定 時間記憶するディジタルメモりと、もとのアナロ グ信号に変換するディジタル、アナログ変調器と、 との遅延された信号の出力手段と、前記ディジタ ル,アナログ変調器とアナログ,ディジタル変換 器のサンプリングを制御するディジタル。アナロ グ変換器,アナログ,ディジタル変換器の制御部 と、ディジタルメモリの書込み読出しのタイミン グを決定するローコラムアドレス制御信号、ディ ジタルコラムアドレス制御信号、メモリータイト イネーブル制御信号のコントロール部と、番込み アドレス発生手段と、遅延時間制御信号入力手段 と、選延時間制御信号を入力とする選延時間に相

当する春込みアドレスに対するアドレス差を連続的に変化させつつ発生するアップダウンカウンタ 手段と、とのアップダウンカウンタの制御手段と、 とのアドレス差を奪込みアドレスに加算する全加 算器と、前配の各手段の制御のためのクロックを 発生するための各クロック発生手段とを傭えた連 採可変遅延数量。

#### 3、発明の詳細な説明

産業上の利用分野

本発明は、ステレオで録音された2チャンネルの信号を再生する場合に位相差情報に従い連続して位相補正するための可変遅延装配として利用でき、また、遅延信号の一部を入力にフィードバックし、さらに位相差情報を連続大小と繰り返すことで、連続遅延時間変化の残事音削成装置として利用できる連続可変遅延装置に関するものである。

従来の技術

従来例として第4図に示し、以下その動作について説明する。1は遅延される信号の入力弟子、2はBBD、3は遅延時間を制御するための入力

特別平1-149611 (2)

端子、4は電圧変換器で、遅延時間制御信号がベルスのデューティ比によって安わされている情報をアナログの電圧情報に変換する。5はこの電圧によって発掘周放数の可変する発掘周放数可変装置(VCO)、6はBBD2によって遅延された信号を出力する出力機子である。

第6図はBBDの原理を示すもので、入力された信号はCKとCKによってアナログ状態で原本化を行なり。さらにCKとCKによりBBD内部のコンデンサ系列と、スイッチ列によって順次アナログ信号の状態で伝送される。

この選延システムの場合、遅延時間は次のよう に扱わされる。とこでBBDの段数をn段、また、 VCOの発振周波数を1とすると、

$$Td = n \times \frac{1}{i}$$

= n × T (s)

である。との!を連続的に可変すれば、可変選延 装置が構成できる。

第8図には従来例の動作時の信号を示す。8-1

の f の高い場合と、長時間遅延時の f の低い場合とでは、遅延された信号の S N や周波数特性が異なる。

さらにBBD程延索子自体にも問題がある。前述で示したように、アナログ信号のパケツリレーを行なりBBDでは、IC内部にコンデンサ容量が均等で、さらにパターン配線長も等しく、スイッチの速度も同一であるものを製造することは非常に困難であるが、忠実に信号の伝達を行なりためには不可欠である。

また、遅延時間を短くするためにCK,CKの 周波数を上げるとコンデンサに蓄積された電荷を 伝送しきれずに、残留電荷が生じることになり、 SNの悪化、周波数特性の変化をもたらすことに なる。

本発明は、との問題を解決するために、  $Td = n \times \frac{1}{T} O$  {を可変にして遅延時間 Td を変
化させるのではなく、nを変化させてTd を変化
させるようにしたものである。BBDはICによって設数は決っており、BBDでは実現できない。

は、選延時間制御信号であり、とのパルス信号の
"H"レベルと"L"レベルとのデューティ比に
よって、選延時間の情報を与える。6-2は6-1
のパルス信号を電圧変換手段(抵抗とコンデンサ
による積分器)に入力して得られたものであり、
-1の"H"レベルのデューティが80%以上で
あるDCレベルは上昇する。6-3はこのDC
レベルに変換された選延時間の情報を入力とする
低圧に発掘周波数の依存する電圧可変発機器の発 振周波数である。とうして、BBDの認動するク
ロックCK、CKを変化させて選延時間を変化させていた。

発明が解決しようとする問題点

ところで、従来装置のようにBBDのクロック 1を可変することで可変遅延装置を実現すると次 の問題が発生する。

短時間での遅延を得よりとすると!を高くしなければならず、連続的に遅延時間をOにすることは不可能である。

遅延時間を広範囲に可変すると、短時間遅延時

#### 問題点を解決するための手段

そこで本発明はロを変化できるディジタルメモリによって、さらにロを変化した場合の不遵統性を認識しにくい適応型デルタ変調器によるディジタル信号処理によって可変遅延時間を実現するようにしたものである。

#### 作用

かかる構成によれば、遅延素子の設数 n は、ディジタルメモリーの書込みのアドレス番地 Aw、 就出しのアドレス番地 Ar・の差(ABS(Ar-Aw) として得られる。とのAr を選延時間制御信号に 応じて発生されたアドレスの増加分、あるいは減 少分を金加算器 Full Adder によって加放算 することで可変するととができる。さらに、遅延 信号の連続情をそこなわない様にArの加減算は 徐々に行なりよりにする。

#### 实 施 例

以下、本発明の実施例について第1図にそのプロック図を示し、以下説明する。

1 は入力端子、2はアナログからディジタル信

#### 特備平1-149611 (3)

号に変換するADC、3はディッタルメモリ、4 はtd だけ記憶(選延)したディッタル信号をア ナログに変換するDAC、5は出力端子である。 6はADC2,DAC4を一定間隔Tでサンプリ ングするためのコントロール信号、7はADC2 でディッタル化したデータを一定間隔Tでメモリ 一に書込み、飲出しするためのタイミング信号 (RAS,CAS,WE)を発生する。

入力増子8より選延時間割御信号が入力されるが、これは現在よりさらに選延時間を増加させるか、波加させるかのを表わす I/D 信号とその量を扱わす ACD 信号からなる。アドレス発生手段8では現在書込みを行なりべきアドレス Awをサンブリング周期ごとにインクリメントしながら出力する。10は既出しアドレス Axを決定するための金加算器、11は遅延段数 Ax-Awを増減させるための UP/DOWN カウンタ12はカウンタ11の動作を制御する UP/DOWN 制御手段である。13は書込み読出し切換え回路である。14は全システムの制御のための各クロック発生手段

巻込みアドレスと読み出しアドレスの差は、1024 bit 分の400(H)となる。これを初期値とし て、第2図を説明する。幼は遅延時間の劉御信号 であり前述のように保障でAc = 400 (ff) とな る。次に何に示すように、アップダウンカウンタ に入力されるが、設定値が変化しない場合はその 値 4 O O (E) を出力する。(A) しかし、設定値が 変化すると、まず、増加あるいは彼少かの判断を アップダウンカウンダ制御部が行ない、ある一定 時間ごと(ここでは080(円) = 128 μ= )に 敗定値と同じになるまで、増加、あるいは減少を 行なう。(B) そして、との出力信号は全加算器に 入力され、客込みアドレスAw と加算され読出し アドレス値A: を出力する。1 με のサンブル周 期に対して、128 # どとのデータの不連性を 生じる可能性があるが、1 με のデータであるが 非常に且立たないレペルである。

#### 発明の効果

本発明による連択可変遅延装置によって以下の 効果が得られる。 である。 入力端子 B より

入力端子Bより入力された信号は制御手段12 によって、選延時間が増加の場合はアップクロック、被少の場合はダウンクロックとして、カウンタ11は遅延信号の 連続性を保つべく、徐々にアップ。ダウン動作す る。とうして、目的の銃出しのアドレスAIが得 られれば、制御手段12によってカウンタ11の 動作を停止させて、金加算器10によって一定選 延となり、再度、入力端子Bより信号が入力され るまではこの状態を保つ。

以下、具体的に説明する。第2図は連続遅延時間の制御のアドレスについて示したものである。 主た第3図はディッタルメモリ制御信号の状態を 示すものでRAS (ローアドレスストロープ), CAS (コラムアドレスストロープ) W B (ライトイネーブル)を発生し、なかかつ、アドレスを 普込み, 統出し用に切換える。いま、A D M (適 応型デルタ変調器のサンプリング周期を1 μe。 また、遅延時間の概準を1.024(me) とすると、

- ① 遅延時間にかかわらずサンブリングクロックが一定であるため、SN 比。 1 特が変化した
- ② 遅延時間はつからメモリーの大きさにより 決定される時間まで速続的に変化する。


#### 4、図面の簡単な説明


第1図は本発明の連続可変選延技隆の一実施例を示すプロック図、第2図は同連続可変選延技隆 のアドレス管理図、第3図は同装圏におけるディ ジタルメモリ制御信号のタイミング図、第4図は 従来の可変選延装置のプロック図、第6図はBBD の原理図、第6図は従来装置における遅延時間創 御信号のタイミング図である。

a……アナログ、ディジタル変換器、3……ディジタルメモリ、4……ディジタル、アナログ変換器、6、7……コントロール部、8……アドレス発生手段、10……全加算器、11……アップダウンカウンタ手段、12……制御手段、14……クロック発生手段。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


#### 特閒平1-149611 (4)






## 特開平1-149611 (5)





#### 第 6 図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.